以下内容来自于应聘者回忆整理
很多同学都想得到AMD的实习或者校招机会。那从过来人的角度谈谈，要通过AMD的实习、校招面试，都有哪些经验和注意事项呢？今天就跟大家分享一下。
【笔试】
1.写出 clkinv 与通常的 inv 的区别.
2.画出门控时钟单元电路图,并说明其作用.
3.系统工作的最大时钟频率是否由 Hold time 决定，并说明理由.
4.列出几种 cache,并说出 pros 和 cons.
5.A,B,C,D 都为 32 位数据,如果 A+B 的延时为 1ns,那么 A+B+C+D 的延时可能为
A1.2ns B 1.8ns C.2ns D 3ns
6.下面电路是组合电路还是时序电路?并说出电路的功能
module input[31:0] din1; input[4:0] din2; input cntd1; input sclk; ouput dout1; reg [31:0] a; reg [31:0] d; inter j; always(a) for(j=0;j<32;j=j+1) a[31-j] = din1[j]; wire b[31:0]=cntd1?a:din1; wire c[31:0]= b>>din2; always(c) for(j=0;j<32;j=j+1) d[31-j] = c[j]; wire dout1=cntd1?d:c; endmodule
7.用 Verilog HDL/VHDL 实现一个 FSM,该 FSM 只需产生一个脉冲.
8.跨时钟域电路该如何处理,如果采用异步 FIFO,那么 FIFO 的最小深度是多少?
9.什么是 setup time ,hold time,并画出下面脚本的时序图
a: set_multicycle_path 2 -setup -from chip/A_reg/cp -to chip/B_reg/d b: set_multicycle_path 2 -setup -from chip/A_reg/cp -to chip/B_reg/d set_multicycle_path 1 -hold -from chip/A_reg/cp -to chip/B_reg/d
10.用 perl 来 regexp 下面一组数据
4.5 4 3.5 3 2 1 0 -1 -2 -3 -3.5 -4 - 4.5
AMD-数字 ic 设计实习 -面试经验
以下内容来自于应聘者回忆整理
总体情况：是电话面
1、针对简历项目题问题
2、一些基本数字电 路知识
3、一周工作天数
4、何时可以开始实习
面试官问的面试题：
1、 项目，协议，代码，框架，VGA 原理(项目里的)
2、FIFO 面试官主要针对项目里提到的东西做延伸
3、一些综合的调适
比如 slack 为负处理方法，关键路径的处理，流水线的设计
总结：对项目必须熟悉，包括原理框架的设计，代码设计，优化方案
更多工程师类岗位，请点击这里
